1. СПЕЦИАЛЬНАЯ ЧАСТЬ
1.1 Требования к вычислительному модулю
Устройство предназначено для особенности осуществления особенности обработки цифровых сигналов. Напряжение питания ячейки 5В, особенности потребляемый особенности ток не более 7,5 А, тактовая особенности частота 50 МГц. особенности
Устройство должно обрабатывать особенности информацию, особенности поступающую от аналого-цифрового преобразователя (АЦП), особенности разрядность особенности входных слов – 10.
Требования к конструкции ячейкиособенности вычислительного особенности модуля приведены в ТЗ на ее особенности разработку. особенности
1.2 Разработка функциональной схемы ячейки
Функциональная схема ячейки особенности вычислительного особенности модуля представлена в Приложении А. особенности
Функциональная схема ячейки состоит из следующих элементов:
восемь процессорных особенности элементов особенности осуществляют обработку информации, поступающей от АЦП особенности через особенности контроллер;
контроллер управления особенности осуществляет особенности распределение информации, поступающей от АЦП по особенности процессорам; особенности
дешифратор управляющих особенности сигналов особенности осуществляет преобразование входных сигналов в определенные особенности выходные особенности для других элементов ячейки;
буферы адреса, данных, особенности сигналов особенности управления, флагов, входной информации, необходимые для особенности корректной особенности передачи сигналов;
приемник высокоскоростной особенности дифференциальной особенности линии необходим для обработки низкоуровневого особенности дифференциального особенности сигнала;
источник тактовой частоты особенности необходим особенности для функционирования процессоров и особенности дешифратора. особенности
На ячейку вычислительного особенности модуля особенности через входной коммутатор приходит информация от АЦП, которую нужно особенности обработать. особенности В каждом слове, поступающем от АЦП, десять разрядов, особенности восемь особенности из которых информационные, а два – служебные. Т.е. на информационный особенности вход особенности контроллера непрерывно поступает по десятиразрядной параллельной особенности шине особенности информация. Девятый и десятый разряды контроллер выделяет и особенности использует особенности для своей работы, а разряды с первого по восьмой он особенности распределяет особенности по четырехразрядной шине между процессорами в соответствующий особенности момент особенности времени. На процессоры контроллер выдает информацию в особенности следующем особенности виде:
- 1-е слово содержит 31-28 разряды 32-х особенности разрядного особенности слова;
- 2-е слово содержит 27-24 разряды 32-х особенности разрядного особенности слова;
- 3-е слово содержит 23-20 разряды 32-х особенности разрядного особенности слова;
- 4-е слово содержит 19-16 разряды 32-х особенности разрядного особенности слова;
- 5-е слово содержит 15-12 разряды 32-х особенности разрядного особенности слова;
- 6-е слово содержит 11-8 разряды 32-х особенности разрядного особенности слова;
- 7-е слово содержит 7-4 разряды 32-х особенности разрядного особенности слова;
- 8-е слово содержит 3-0 разряды 32-х особенности разрядного особенности слова.
Все восемь процессоров получают от Host особенности процессора особенности по шинам адреса и данных пакет управляющей информации, особенности содержащий особенности необходимые данные о выбранном способе обработки особенности информации, особенности поступающей от АЦП через особенности контроллер. особенности
После обработки информации особенности каждый особенности процессор выставляет флаг о готовности или неисправности, особенности сигналы особенности поступают на дешифратор, который обрабатывает их и выставляет особенности флаг особенности готовности или неисправности для всех процессоров. Результат обработки особенности информации особенности передается с процессоров по шине данных через дешифратор на особенности Host особенности процессор. При необходимости, через Link-порты можно считать особенности предварительные особенности результаты обработки информации. На дешифратор также поступают особенности сигналы особенности управления, которые распределяются по особенности элементам особенности ячейки. Также дешифратор управляет направлением передачи буфера особенности данных между Host процессором и ячейкой и выполняет функцию особенности дешифрирования особенности адреса.
1.3 Разработка принципиальной электрической схемы ячейки
1.3.1 Выбор элементной базы
Одним из важных вопросов особенности обеспечения особенности высоких характеристик ячейки вычислительного модуля и особенности блока особенности цифровой обработки сигналов является выбор элементной базы. особенности При особенности выборе элементной базы возможны два подхода: особенности
использование особенности элементной особенности базы, используемой ранее;
использование особенности новой особенности перспективной элементной базы.
В первом случае отсутствует особенности проблема особенности освоения новых элементов, и процесс разработки может быть особенности ускорен, особенности но характеристики устройства останутся прежними. Во второмособенности случае особенности подход является прогрессивным, но более особенности трудоемким. особенности
Выбор новой элементной особенности базы особенности обуславливается также тем, что разработка новой особенности техники особенности является длительным процессом, и необходимо обеспечить ее передовой особенности уровень особенности на несколько лет вперед.
При выборе особенности элементной особенности базы ячейки вычислительного модуля необходимоособенности руководствоваться особенности следующими критериями:
обеспечение особенности высокой особенности производительности;
возможность особенности решения особенности разноплановых задач;
преемственность в особенности других особенности устройствах блока.
В данном дипломном особенности проекте особенности использована импортная элементная база. Выбор особенности зарубежной особенности элементной базы обуславливается ее быстродействием, особенности высокой особенности производительностью, надежностью, наличием полной документации на особенности изделия особенности и эффективностью. По этим параметрам импортная элементная особенности база особенности намного превосходит отечественную. Далее приведем краткое особенности описание особенности компонентов.
Процессорный особенности элементособенности
Главным функциональным особенности устройством особенности ячейки вычислительного модуля является процессорный элемент. В особенности качестве особенности процессорного элемента используем цифровой сигнальный особенности процессор особенности ADSP TS201S семейства Tiger SHARC фирмы Analog Devices. особенности Также особенности целесообразно использовать данный процессор для унификации особенности элементов особенности по номенклатуре в блоке. Процессор ADSP-TS201S особенности основан на особенности статической суперскалярной архитектуре, которая совмещает в себе особенности функции особенности архитектур RISC, VLIW и стандартных цифровых сигнальных особенности процессоров [2]. особенности Аппаратная поддержка типов данных с фиксированной и особенности плавающей особенности точкой в комбинации с передовыми возможностями особенности мультипроцессорной особенности обработки позволяет процессору Tiger SHARC обеспечивать особенности непревзойденную особенности производительность в операциях цифровой обработки особенности сигналов. особенности Процессор обладает следующими характеристиками: особенности
тактовая особенности частота особенности до 600 МГц;
производительностьособенности 1500 MFLOPs особенности на Ватт;
разрядность 64особенности бита; особенности
поддержка особенности мультипроцессорных особенности систем;
операции с особенности данными особенности с плавающей и фиксированной запятой; особенности
возможность особенности параллельного особенности выполнения до четырех 32-разрядных особенности команд за особенности один цикл;
возможность особенности отладки особенности программного обеспечения на ячейке.
Процессор имеет особенности двойной особенности вычислительный блок, позволяющий реализовывать набор SIMD особенности инструкций особенности (одиночный поток команд, множество потоков данных), особенности обеспечивающих особенности параллелизм на уровне данных. Статическая суперскалярная особенности архитектура особенности предоставляет возможность выполнять особенности несколько особенности математических операций за один процессорный цикл (до четырёх особенности инструкций особенности за цикл). Другие особенности процессора: особенности
время особенности выполнения особенности инструкции 1,67 нс;
операции особенности умножения особенности могут производиться одновременно (до восьми 16 особенности битных особенности операций умножения в формате с фиксированной особенности запятой) и особенности реализуются посредством векторных вычислений; особенности
память организована в особенности шесть особенности блоков по 4 Мбит каждый, блок содержит 128 килослов при 32 особенности битах; особенности
четыре независимых 128-битных особенности шины особенности данных, каждая из которых подключена к 4 мегабитным банкам особенности памяти. особенности
поддерживается особенности мультипроцессорный особенности режим (до 8 процессоров). особенности
Процессоры в таком особенности режиме особенности имеют общую шину, общее унифицированное адресное особенности пространство, особенности возможность работы с другими мультипроцессорными особенности группами. особенности
Начальная загрузка особенности процессора особенности может быть осуществлена одним из четырех способов: особенности загрузка особенности из флэш-памяти (через внешний порт), Host загрузка (через внешний процессор), особенности загрузка особенности через линк-порт и отсутствие начальной загрузки (No boot). В особенности нашем особенности случае вид загрузки определяется комбинацией соединения особенности выводов особенности процессора (strap mode pins). После этого процессор загружает программу особенности начальной особенности загрузки, содержащей 256 слов стартовой особенности информации. особенности
Токи особенности потребления: особенности
- ток потребления 0,05А при особенности напряжении особенности питания +1,05В;
- ток потребления 0,25А при особенности напряжении особенности питания +1,5В;
- ток потребления 0,15А при особенности напряжении особенности питания +2,5В.
Дешифраторособенности
Дешифратор управляющих особенности сигналов особенности осуществляет преобразование входных сигналов в определенные особенности выходные особенности для других элементов ячейки.
Для реализации дешифратора особенности удобно особенности использовать программируемые логические интегральные схемы (ПЛИС). особенности Такие особенности микросхемы позволяют изменять функционал устройства за особенности счет особенности изменения программного обеспечения, без изменения особенности аппаратной особенности части.
В качестве особенности микросхемы особенности для реализации дешифратора выбираем микросхему особенности EPM7256 особенности семейства MAX7000 фирмы Altera. Микросхема обладает особенности следующими особенности основными характеристиками:
особенности количество особенности логических вентилей - 5000;
особенности количество особенности макроячеек – 256;
особенности число особенности программируемых выводов – 164 [3].
Ток потребления равен 10,3мАособенности при особенности напряжении питания +3,3В.
Контроллер особенности управленияособенности
Контроллер особенности управления особенности осуществляет распределение информации, поступающей от особенности аналого-цифрового особенности преобразователя (АЦП) через входной коммутатор, особенности по процессорам. особенности
Для реализации особенности контроллера особенности также используем ПЛИС. В качестве микросхемы для реализации особенности выбираем особенности микросхему EP2C15A семейства Cyclone II фирмы Altera. особенности Основные особенности характеристики микросхемы:
количество особенности логических особенности ячеек – 14448;
число особенности программируемых особенности выводов – 315 [4].
Токи особенности потребления: особенности
- ток потребления 29мА особенности при особенности напряжении питания +1,2В;
- ток потребления 61мА особенности при особенности напряжении питания +2,5В;
- ток потребления 0,3мА особенности при особенности напряжении питания +3,3В.
Микросхема ПЗУособенности
Контроллер может особенности быть особенности сконфигурирован к загрузке из внешнего стираемого особенности программируемого особенности ПЗУ. В качестве микросхемы памяти начального запуска и особенности программ особенности выбираем микросхему EPCS16 фирмы Altera. Это 16-мегабитное особенности устройствоособенности флэш-памяти с тактовой частотой 40 МГц [5].
Ток потребления равен 15мА особенности при особенности напряжении питания +3,3В.
Приемник особенности высокоскоростной особенности дифференциальной линии
С разъема X1 особенности на особенности ячейку приходит LVDS сигнал (низкоуровневый дифференциальный особенности сигнал). особенности Для обработки этого сигнала используем микросхему особенности SN65LVDS2 особенности фирмы Texas Instruments, которая является приемником особенности высокоскоростной особенности дифференциальной линии.
Ток потребления особенности равен 5,5мА особенности при напряжении питания +3,3В [6].
Буфера адреса, особенности данных, особенности сигналов управления
Передача особенности сигналов в особенности ячейке вычислительного модуля осуществляется как от одного особенности вывода особенности микросхемы к другим выводам, так и к разъемам других ячеек особенности блока. особенности Чтобы обеспечить надежную передачу сигналов необходимо особенности использовать особенности специальные шинные приемопередатчики, называемые особенности буферными особенности элементами.
Одной из особенности таких особенности микросхем является микросхема 74GTLPH1645 фирмы Texas Instruments. особенности 74GTLPH1645 особенности является 16-ти битным шинным приемопередатчиком особенности (или особенности двумя 8-ми битными), который реализует преобразование особенности уровней особенности сигналов GTLP-ТТЛ и ТТЛ-GTLP [7]. В зависимости от особенности сигнала особенности на выводе DIR микросхемы информация может передаваться от порта особенности A к особенности порту B, либо наоборот. Вывод OE микросхемы необходим особенности для особенности включения/выключения шинного преобразователя и возможности особенности изоляции шины. особенности Таблица истинности представлена в таблице 1.1.
Таблица 1.1
Таблица истинности микросхемы 74GTLPH1645
Выводы Выход Режим
(OE) ? DIR
H X Z Изоляция шины
L L B – A Передача информации
L H A – B
где: H = High – высокий особенности уровень особенности сигнала;
L = Low – низкий особенности уровень особенности сигнала;
X – не имеет значения особенности уровень особенности сигнала;
Z – высокий импеданс особенности выключенного особенности состояния.
Ток потребления равен 40мА особенности при особенности напряжении питания +3,3В.
Еще одна микросхема особенности подобного особенности функционала – 74LVTH16245A фирмы Texas Instruments. особенности Микросхема особенности предназначена для асинхронной передачи информации между особенности двумя особенности шинами данных [8]. Логические уровни вывода управления особенности направлением особенности передачи (DIR) и вывод разрешения передачи ((OE)) ? активируют восемь особенности выводов особенности B-порта или A-порта. Микросхема передает особенности данные особенности из шины A в шину B, когда выводы B-порта являются активированными, и особенности из особенности шины B в шину A, когда выводы A-порта активированы. Таблица особенности истинности особенности представлена в таблице 1.2.
